(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-334081

(43)公開日 平成10年(1998)12月18日

(51) Int.Cl.⁶

識別記号

G06F 17/16

FΙ

G06F 15/347

Α

審査請求 有 請求項の数5 OL (全 10 頁)

(21)出願番号

特願平9-139975

(22)出願日

平成9年(1997)5月29日

(71) 出願人 000168285

甲府日本電気株式会社 山梨県甲府市大津町1088-3

(72)発明者 若月 健一

山梨県甲府市大津町1088-3 甲府日本電

気株式会社内


(74)代理人 弁理士 京本 直樹 (外2名)

(54) 【発明の名称】 リストペクトル処理装置

(57)【要約】

【課題】 前半N個、後半N個、…のように連続するアドレスベクトルのそれぞれに同一のアドレスベクトル要素が存在する場合、要素番号が一番大きいアドレスベクトル要素、つまり一番最後の前半N個あるいは後半N個のなかのアドレスベクトル要素のみに主記憶に対するデータ書き込みを行わせる。

【解決手段】 4個のベクトル処理装置 1~4 に昇順に番号づけた I 個のベクトル要素を割り振り、前記 4 個のベクトル処理装置 1~4 からベクトル要素を比較して一致するベクトル要素があるとき、一致するものの中でベクトル要素番号の最も大きいベクトル要素を主記憶アクセスデータとして送出し、それ以外のベクトル要素の送出を抑止する。



【特許請求の範囲】

【請求項1】 複数個のベクトル処理装置が主記憶装置 にそれぞれアクセスするアドレスを示す複数個のアドレ スペクトルを入力し、前記アドレスペクトルのベクトル 要素に一致するものがあるとき、一致するものの中でベ クトル要素番号の最も大きいものを主記憶アクセスデー タとして送出することを特徴とするリストベクトル処理 装置。

【請求項2】 2 N個のベクトル処理装置からアドレス ベクトルをそれぞれに入力するリストベクトル処理装置 において、前記2N個のベクトル処理装置に昇順に番号 づけたI個のベクトル要素を割り振り、前記2N個のベ クトル処理装置からベクトル要素をそれぞれ I / 2 N回 連続して入力するとき同時に入力した2N個のベクトル 要素を比較して一致するベクトル要素があるとき、一致 するものの中でベクトル要素番号の最も大きいベクトル 要素を主記憶アクセスデータとして送出し、それ以外の ベクトル要素の送出を抑止することを特徴とするリスト ベクトル処理装置。

【請求項3】 請求項2記載のリストベクトル処理装置 において、前記2N個のベクトル処理装置からアドレス を受ける2N個のバッファと、前記バッファの二つから 読み出されたアドレスおよびアドレス情報レジスタの出 力のいずれかを選択するN個の3入力アドレスセレクタ と、前記バッファの二つから読み出されたアドレスのど ちらかを選択するN個の2入力アドレスセレクタと、前 記2入力アドレスセレクタおよび3入力アドレスセレク タの出力を保持する2N個のアドレス情報レジスタと、 前記アドレス情報レジスタの出力を保持する2N個のア ドレス持ち回りレジスタと、前記アドレス持ち回りレジ スタのアドレスをイネーブル生成回路の出力で選択する 2N入力アドレスセレクタと、前記2N入力アドレスセ レクタの出力を保持して主記憶制御装置にアドレスを出 力する主記憶アクセスアドレスレジスタと、前記アドレ ス情報レジスタのそれぞれのアドレスが一致しているか 判定する一致判定回路と、前記一致判定回路の判定結果 に従ってベクトル処理の単位を2N要素処理かN要素処 理かのいずれかに判定する処理単位判定回路と、前記一 致判定回路の判定結果に従って主記憶へデータを書き込 むベクトル要素を決定する要素決定回路と、前記処理単 位判定回路の判定結果がN要素処理のとき前記要素決定 回路の出力のベクトル要素番号の大きいほうのN個の要 素をマスクする要素マスク回路と、前記要素マスク回路 の出力を保持する実行要素レジスタと、次回のベクトル 要素の処理単位を判定する前記処理単位判定回路の出力 と今回処理中のベクトル要素の処理状態を示す処理状態 レジスタの出力から次回のベクトル要素の処理状態を判 定する処理状態判定回路と、前記処理状態判定回路の出 力を保持する処理状態レジスタと、前記実行要素レジス タの出力とすでに処理された要素を示す実行済要素レジ

スタの出力から未処理のベクトル要素を判定する未処理 要素判定回路と、前記未処理要素判定回路の出力より未 処理のベクトル要素の中でベクトル要素番号の一番小さ いベクトル要素を優先してどのベクトル処理装置からの データを主記憶へ書き込むか判断するためのイネーブル 情報を生成するイネーブル生成回路と、前記処理状態レ ジスタが後半N個の要素の処理あるいは後前半2N個の 要素の処理のときにイネーブル生成回路の出力を入れ替 えるイネーブル入れ替え回路と、前記イネーブル入れ替 え回路の出力を保持して主記憶制御装置にイネーブル情 報を出力するイネーブル出力レジスタと、N要素処理あ るいは2N要素処理の処理単位のすべてのベクトル要素 の処理が終わったら実行済要素レジスタをリセットする データを生成し、処理単位のベクトル要素の処理が終わ っていないならばイネーブル生成回路で示される新しく 処理されるベクトル要素をすでに処理が完了しているベ クトル要素に加えたデータを生成する実行済要素決定回 路と、前記実行済要素決定回路の出力を保持する実行済 要素レジスタと、処理単位が2N個の要素のときベクト 20 ル要素の処理時間を前記要素マスク回路の出力から生成 し、毎サイクル処理時間をデクリメントする2N要素処 理時間生成回路の出力を保持する2N要素処理時間レジ スタと、処理単位がN個の要素のときベクトル要素の処 理時間を前記要素マスク回路の出力から生成し、毎サイ クル処理時間をデクリメントするN要素処理時間生成回 路と、前記N要素処理時間生成回路の出力を保持するN 要素処理時間レジスタと、処理単位が2N個の要素ある いはN個の要素のときのベクトル要素の処理終了を判定 する処理終了判定回路と、前記処理状態判定回路および 30 前記処理終了判定回路の出力に従って前記バッファの読 み出しアドレスの更新信号、前記2入力アドレスセレク タおよび3入力アドレスセレクタのセレクト信号を生成 する制御回路とを有することを特徴とするリストベクト ル処理装置。

2

【請求項4】 請求項3記載のリストベクトル処理装置 において、前記処理単位判定回路は2N個のベクトル要 素のうち前半N個が後半N個のいずれかに一致している か、あるいは連続した4N個のベクトル要素のうち先行 する2N個の後半N個と後続する2N個の前半N個との 40 後前半2 N個について後半 N個が前半 N個のいずれかに 一致しているとき2N要素処理と判定し、2N個のベク トル要素の前半N個の一つでも後半N個のいずれにも一 致していないか、あるいは前記後前半2 N個について後 半N個の一つでも前半N個のいずれにも一致していない ときN要素処理と判定することを特徴とするリストベク トル処理装置。

【請求項5】 請求項3または4記載のリストベクトル 処理装置において、前記処理状態判定回路は次回のベク トル要素の処理状態が前半N個の処理、後半N個の処 50 理, 前半および後半の2N個の処理, 連続する4N個に

ついて前記後前半2N個のいずれであるかを判定することを特徴とするリストベクトル処理装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はリストベクトル処理 装置に関し、特にリストベクトルのストア命令を実行す るリストベクトル処理装置に関する。

[0002]

【従来の技術】リストベクトルのストア命令とは、I個のアドレスベクトル要素それぞれが示す主記憶上のアド 10 レスにベクトル要素番号の若い順にデータを書き込む命令である。アドレスベクトル要素をM個のベクトル処理装置に分散し、それぞれ並列に処理させる場合、各アドレス要素をアクセスする際にメモリアクセスの順をリストベクトルの要素の並びの順で行うために、M個のベクトル処理装置から同じタイミングで出力したM個のアドレスベクトル要素を比較して同一のアドレスベクトル要素があった場合、その中で一番ベクトル要素番号の大きいただ一つのアドレスベクトル要素にだけ主記憶へデータを書き込ませ、その他のアドレスベクトル要素には主 20 記憶へのデータ書き込みを抑止させる。このようにして主記憶へのアクセス回数を減らし、リストベクトルのストア命令の実行時間を短縮している。

[0003]

【発明が解決しようとする課題】上記のリストベクトル処理装置において、同じタイミングで入力したM個のアドレスベクトル要素についてだけでなく、連続するM個のアドレスベクトル要素に一致するものがあるかぎり、一致するアドレスベクトル要素の中でベクトル要素番号の最も大きいものにのみ主記憶へのデータ書き込みを行わせるためには、先行するM個のアドレスベクトル要素について一致判定を行う一致判定回路を設け、その一致判定回路を使用して後続のM個のアドレスベクトル要素についても一致判定を行い、さらに先行するM個と後続のM個のいずれが一致しているか判定する一致判定回路も設ける必要がある。

【0004】従来、一回で処理可能なアドレスベクトル要素の数を2N個のように偶数個とし、ベクトル要素番号順にN個とN個に分ける。ここで、ベクトル要素番号が小さいN個を前半N個と称する。ベクトル要素番号の大きいN個を後半N個と称する。そして、従来の処理は毎回、前後半2N個で処理しており、さらに後続するベクトル要素には対応することができない。

【0005】本発明の目的は、前半N個、後半N個、…のように連続するアドレスベクトルのそれぞれに同一のアドレスベクトル要素が存在する場合、要素番号が一番大きいアドレスベクトル要素、つまり一番最後の前半N個あるいは後半N個のなかのアドレスベクトル要素のみに主記憶に対するデータ書き込みを行わせるようにして上記の欠点を回避して、主記憶アクセス回数を減らし、

リストベクトルのストア命令の性能を向上させるリスト ベクトル処理装置を提供することにある。

[0006]

【課題を解決するための手段】本発明のリストベクトル処理装置は、複数個のベクトル処理装置が主記憶装置にそれぞれアクセスするアドレスを示す複数個のアドレスベクトルを入力し、前記アドレスベクトルのベクトル要素に一致するものがあるとき、一致するものの中でベクトル要素番号の最も大きいものを主記憶アクセスデータ10として送出するようにして構成される。

【0007】また、本発明のリストベクトル処理装置は、2N個のベクトル処理装置からアドレスベクトルをそれぞれに入力するリストベクトル処理装置において、前記2N個のベクトル処理装置に昇順に番号づけたI個のベクトル要素を割り振り、前記2N個のベクトル処理装置からベクトル要素をそれぞれI/2N回連続して入力するとき同時に入力した2N個のベクトル要素を比較して一致するベクトル要素があるとき、一致するものの中でベクトル要素番号の最も大きいベクトル要素を主記憶アクセスデータとして送出し、それ以外のベクトル要素の送出を抑止するようにして構成される。

【0008】また、本発明のリストベクトル処理装置 は、前記2N個のベクトル処理装置からアドレスを受け る2N個のバッファと、前記パッファの二つから読み出 されたアドレスおよびアドレス情報レジスタの出力のい ずれかを選択するN個の3入力アドレスセレクタと、前 記バッファの二つから読み出されたアドレスのどちらか を選択するN個の2入力アドレスセレクタと、前記2入 カアドレスセレクタおよび3入カアドレスセレクタの出 30 力を保持する2N個のアドレス情報レジスタと、前記ア ドレス情報レジスタの出力を保持する2N個のアドレス 持ち回りレジスタと、前記アドレス持ち回りレジスタの アドレスをイネーブル生成回路の出力で選択する2N入 カアドレスセレクタと、前記2N入カアドレスセレクタ の出力を保持して主記憶制御装置にアドレスを出力する 主記憶アクセスアドレスレジスタと、前記アドレス情報 レジスタのそれぞれのアドレスが一致しているか判定す る一致判定回路と、前記一致判定回路の判定結果に従っ てベクトル処理の単位を2N要素処理かN要素処理かの いずれかに判定する処理単位判定回路と、前記一致判定 回路の判定結果に従って主記憶へデータを書き込むベク トル要素を決定する要素決定回路と、前記処理単位判定 回路の判定結果がN要素処理のとき前記要素決定回路の 出力のベクトル要素番号の大きいほうのN個の要素をマ スクする要素マスク回路と、前記要素マスク回路の出力 を保持する実行要素レジスタと、次回のベクトル要素の 処理単位を判定する前記処理単位判定回路の出力と今回 処理中のベクトル要素の処理状態を示す処理状態レジス タの出力から次回のベクトル要素の処理状態を判定する 50 処理状態判定回路と、前記処理状態判定回路の出力を保

持する処理状態レジスタと、前記実行要素レジスタの出 力とすでに処理された要素を示す実行済要素レジスタの 出力から未処理のベクトル要素を判定する未処理要素判 定回路と、前記未処理要素判定回路の出力より未処理の ベクトル要素の中でベクトル要素番号の一番小さいベク トル要素を優先してどのベクトル処理装置からのデータ を主記憶へ書き込むか判断するためのイネーブル情報を 生成するイネーブル生成回路と、前記処理状態レジスタ が後半N個の要素の処理あるいは後前半2N個の要素の 処理のときにイネーブル生成回路の出力を入れ替えるイ ネーブル入れ替え回路と、前記イネーブル入れ替え回路 の出力を保持して主記憶制御装置にイネーブル情報を出 力するイネーブル出力レジスタと、N要素処理あるいは 2 N要素処理の処理単位のすべてのベクトル要素の処理 が終わったら実行済要素レジスタをリセットするデータ を生成し, 処理単位のベクトル要素の処理が終わってい ないならばイネーブル生成回路で示される新しく処理さ れるベクトル要素をすでに処理が完了しているベクトル 要素に加えたデータを生成する実行済要素決定回路と、 前記実行済要素決定回路の出力を保持する実行済要素レ ジスタと、処理単位が2N個の要素のときベクトル要素 の処理時間を前記要素マスク回路の出力から生成し、毎 サイクル処理時間をデクリメントする2N要素処理時間 生成回路の出力を保持する2N要素処理時間レジスタ と、処理単位がN個の要素のときベクトル要素の処理時 間を前記要素マスク回路の出力から生成し、毎サイクル 処理時間をデクリメントするN要素処理時間生成回路 と、前記N要素処理時間生成回路の出力を保持するN要 素処理時間レジスタと、処理単位が2N個の要素あるい はN個の要素のときのベクトル要素の処理終了を判定す る処理終了判定回路と、前記処理状態判定回路および前 記処理終了判定回路の出力に従って前記バッファの読み 出しアドレスの更新信号,前記2入力アドレスセレクタ および3入力アドレスセレクタのセレクト信号を生成す る制御回路とを有して構成される。

5

【0009】さらに、本発明のリストベクトル処理装置において、前記処理単位判定回路は2N個のベクトル要素のうち前半N個が後半N個のいずれかに一致しているか、あるいは連続した4N個のベクトル要素のうち先行する2N個の後半N個と後続する2N個の前半N個との後前半2N個について後半N個が前半N個のいずれかに一致しているとき2N要素処理と判定し、2N個のベクトル要素の前半N個の一つでも後半N個のいずれにも一致していないか、あるいは前記後前半2N個について後半N個の一つでも前半N個のいずれにも一致していないときN要素処理と判定する。

【0010】さらに、本発明のリストベクトル処理装置において、前記処理状態判定回路は次回のベクトル要素の処理状態が前半N個の処理、後半N個の処理,前半および後半の2N個の処理,連続する4N個について前記

後前半2N個のいずれであるかを判定する。

【0011】すなわち、本発明のリストベクトル処理装置は連続するアドレスベクトルのベクトル要素を順次に取得して次の処理を実行する。

【0012】(1)前半N個だけで処理するのは、前半 N個のアドレスベクトル要素のうち後半N個のアドレス ベクトル要素のいずれにも一致しないものがあるときで ある。

【0013】(2)後半N個だけで処理するのは、前半 N個だけの処理が行われたあと、後半N個のアドレスペクトル要素のうち、次の前後半2N個の前半N個のアドレスペクトル要素のいずれにも一致しないものがあるときである。

【0014】(3)前後半2N個で処理するのは、前半N個のすべてのアドレスペクトル要素が後半N個のアドレスペクトル要素のいずれかに一致しているときである。

【0015】(4)後前半2N個で処理するのは、前半N個だけの処理が行われたあと、後半N個のすべてのアドレスベクトル要素が、次の前後半2N個の前半N個のアドレスベクトル要素のいずれかに一致しているときである。

【0016】また、一致判定回路を増やすことなく、連続する2N個のアドレスベクトル要素に一致するものがあるかぎり、一致するアドレスベクトル要素のなかでベクトル要素番号の最も大きいものにのみ主記憶へのデータ書き込みを行わせるために、連続する前半N個、後半N個、前半N個、後半N個…において、アドレスベクトル要素に一致するものがあるかぎり、一致するアドレスベクトル要素のなかでベクトル要素番号の最も大きいものにのみ主記憶へのデータ書き込みを行わせる。

【0017】さらに、先行する2N要素において前半N 要素すべてが後半N要素のいずれかに一致しないときに は、前半N要素のうち後半N要素に一致していないもの だけを前半N要素として処理を行い、前半N要素のうち 後半N要素に一致しているものは、後半N要素に処理を つないで未処理の後半N要素を前半N要素のようにみせ かけ、後続の2N要素の前半N要素を後半N要素のよう に見せかけて、合わせて2N要素において後半N要素す べてが前半N要素のいずれかに一致しないときには、後 半N要素のうち前半N要素に一致していないものだけを 後半N要素として処理を行い、後半N要素のうち前半N 要素に一致しているものは、前半N要素に処理をつない でいくという制御を行う。このようにして連続する前半 N個、後半N個、前半N個、後半N個…において、一致 するものがあれば、ベクトル要素番号の大きいものに順 につないでいき、アドレス要素番号の一番大きいものが 主記憶にデータを書き込むことを可能とする。

[0018]

【発明の実施の形態】以下、本発明について図面を参照

しながら説明する。

【0019】図1は本発明が適用される情報処理システ ムの一例を示すプロック図である。同図において、リス トベクトル処理装置5はベクトル処理装置1~4からア ドレスペクトルを取得し、所望のアドレスデータを生成 して主記憶制御装置6に送出する。主記憶制御装置6は ベクトル処理装置1~4から受け取ったデータを上記の アドレスデータに従って主記憶装置7に書き込む。

【0020】図2および図3は本発明によるリストベク トル処理装置のN=2の場合を示すプロック図である。 ここで、リストベクトル処理装置5は、4個のベクトル 処理装置1~4に昇順に番号づけた I 個のベクトル要素 を割り振り、前記4個のベクトル処理装置1~4からベ クトル要素を比較して一致するベクトル要素があると き、一致するものの中でベクトル要素番号の最も大きい ベクトル要素を主記憶アクセスデータとして送出し、そ れ以外のベクトル要素の送出を抑止する。

【0021】以下、図2および図3を参照すると、リス トベクトル処理装置5は、ベクトル処理装置1~4から 主記憶にデータをストアするためのアドレスをバッファ 20 10~13で受ける。

【0022】そして、前記パッファ10から読み出され たアドレスか, 前記パッファ11から読み出されたアド レスか、アドレス情報レジスタ19の出力のいずれかを セレクタ14で選択し、それをアドレス情報レジスタ1 8で保持する。

【0023】また、前記バッファ10から読み出された アドレスか, 前記バッファ11から読み出されたアドレ スのどちらかをセレクタ15で選択し、それをアドレス 情報レジスタ19で保持する。

【0024】また、前記バッファ12から読み出された アドレスか、前記パッファ13から読み出されたアドレ スか、アドレス情報レジスタ21の出力のいずれかをセ レクタ16で選択し、それをアドレス情報レジスタ20 で保持する。

【0025】また、前記パッファ12から読み出された アドレスか, 前記バッファ13から読み出されたアドレ スのどちらかをセレクタ17で選択し、それをアドレス 情報レジスタ21で保持する。

21のアドレスをアドレス持ち回りレジスタ22から2 5で保持する。

【0027】そして、前記アドレス持ち回りレジスタ2 2~25のアドレスをイネーブル生成回路33の出力を セレクト信号としてセレクタ26で選択し、主記憶制御 装置6にアドレスを出力する主記憶アクセスアドレスレ ジスタ27で保持する。

【0028】次に、前記アドレス情報レジスタ18と1 $9, 18 \ge 20, 18 \ge 21, 19 \ge 20, 19 \ge 2$

一致判定回路28で判定する。ここで、前記アドレス情 報レジスタ18および19が一致していることを(1 8、19)=1と表し、一致していないとき(18、1 9) = 0と表すことにする。一致判定回路28の出力は (19, 20), (18, 19), (18, 21),(20, 19), (20, 21), (19, 21), 06ビットである。

【0029】処理単位判定回路36は、一致判定回路2 8の結果から、前後半2N要素のうちすべての前半N要 10 素が後半N要素のいずれかに一致しているか、あるいは 後前半2N要素のうちすべての後半N要素が前半N要素 のいずれかに一致しているとき、つまり

(((18, 19) + (18, 21)) * ((20, 19) + (20, 21)))' = 0

となる場合に2N要素処理と判定し「0」を出力し、前 後半2N要素の前半N要素のうち1つでも後半N要素の いずれにも一致していないとき、あるいは後前半N要素 の後半N要素のうち1つでも前半N要素のいずれにも一 致していないとき、つまり

(((18, 19) + (18, 21)) * ((20, 1))9) + (20, 21)))' = 1

となる場合にN要素処理と判定し「1」を出力する。こ こで+は論理和を表し、*は論理積を表し、'は反転を 表す。

【0030】要素決定回路29は、一致判定回路28の 出力によりアドレス情報レジスタ18~24のアドレス ベクトル要素がそれぞれ主記憶へデータを書き込むか判 定してそれぞれ1ビットずつの信号、合計4ビットの信 号を出力する。書き込むならば「1」、書き込まないな 30 らば「0」を出力する。すなわち、アドレス情報レジス 夕18は((18、20)+(18、19)+(18、 21)) で書き込み判定を行い、アドレス情報レジス タ19は((20、19)+(20、21))'で書き 込み判定を行い、アドレス情報レジスタ20は(19、 21) 'で書き込み判定を行い、アドレス情報レジスタ 21は常に「1」である。

【0031】要素マスク回路30は、処理単位判定回路 36の結果がN要素処理のとき要素決定回路29の出力 のベクトル要素番号の大きいほうのN個の要素をマスク 【0026】さらに、前記アドレス情報レジスタ18~ 40 する。すなわち、要素マスク回路30は、アドレス情報 レジスタ19および21に対する要素決定回路29の出 力に対して、処理単位判定回路36の出力の反転したも のをANDしてマスクする。そして要素マスク回路30 の出力を実行要素レジスタ31で保持する。

【0032】次回のアドレスベクトル要素の処理単位を 判定する処理単位判定回路36の出力と今回処理中のア ドレスベクトル要素の処理状態を示す処理状態レジスタ 38の出力とから、次回のアドレスベクトル要素の処理 状態が前半N要素,後半N要素,前後半N要素、後前半 1,20と21のアドレスがそれぞれ一致しているかを 50 N要素のいずれかであるか処理状態判定回路37で判定 する。図4にその真理値表を示す。そして処理状態判定 回路37の出力は処理状態レジスタ38で保持する。

【0033】未処理要素判定回路32は実行要素レジス タ31の出力と実行済要素レジスタ40の出力の反転を ANDすることで未処理のアドレスベクトル要素を判定 する。

【0034】イネーブル生成回路33は未処理要素判定 回路32の出力より、未処理のアドレスベクトル要素の 中でベクトル要素番号の一番大きいアドレスベクトル要 素を優先して、どのベクトル処理装置からのデータを主 記憶へ書き込むか判断するためのイネーブル情報を生成 する。図5にその真理値表を示す。

【0035】イネーブル入れ替え回路34は、処理状態 レジスタ38が後半N要素あるいは後前半2N要素のと きにイネーブル生成回路33の出力を入れ替える。

【0036】イネーブル出力レジスタ35はイネーブル 入れ替え回路34の出力を保持して主記憶制御装置6に イネーブル情報を出力する。

【0037】実行済要素決定回路39は、N要素あるい は2N要素の処理単位のすべてのアドレスベクトル要素 20 の処理が終わったら実行済要素レジスタ40をリセット するデータを生成し、処理単位のアドレスベクトル要素 の処理が終わっていないならばイネーブル生成回路33 で示される新しく処理されるアドレスベクトル要素をす でに処理が完了しているアドレスベクトル要素に加えた データを生成する。そして、実行済要素レジスタ40は 実行済要素決定回路39の出力を保持する。

【0038】2N要素処理時間生成回路41は、2N要 素の処理単位のアドレスベクトル要素の処理時間を要素 成して、2 N要素処理時間レジスタ42にセットする。 2 N要素処理時間レジスタ42に処理時間がセットされ たら毎サイクル処理時間はデクリメントされていく。

【0039】N要素処理時間生成回路43は、N要素の 処理単位のアドレスベクトル要素の処理時間を要素マス ク回路30の上位2ビットの出力の「1」の数-1で生 成して、N要素処理時間レジスタ44にセットする。N 要素処理時間レジスタ44に処理時間がセットされたら 毎サイクル処理時間はデクリメントされていく。

【0040】処理終了判定回路45は、処理状態レジス 40 タ38が前後2N要素のときと後前2N要素のときは2 N要素処理時間レジスタ42が「0」になれば2N要素 のすべてのアドレスベクトル要素の処理が終了したこと を示し、処理状態レジスタ38が前N要素のときと後N 要素のときはN要素処理時間レジスタ44が「0」にな ればN要素のすべてのアドレスペクトル要素の処理が終 了したことを示す。

【0041】制御回路46は、処理状態判定回路37お よび処理終了判定回路45の出力から、バッファ10~ 13の読み出しアドレスの更新信号、およびセレクタ1 50 -1であるから「0」となる。

10 4~17のセレクト信号を生成する。図6にその条件を 示す。

【0042】次に、上記のリストベクトル処理装置の動 作について説明する。

【0043】ベクトル処理装置1~4からそれぞれ1回 目のアドレスベクトル要素として(a、b、a、c)、 2回目のアドレスペクトル要素として(a、d、a、 e) が送られた場合の動作を説明する。

【0044】クロックサイクル t (n) で、バッファ1 0~13から1回目のアドレスペクトル要素を読み出 し、クロックサイクル t (n+1) でアドレス情報レジ スタ18~21にセットする。クロックサイクル (n+ 1) のとき、アドレス情報レジスタ18~21のアドレ スペクトル要素はそれぞれa, a, b, c であるから、 一致判定回路28の出力は(18、19)=1、(1 8, 20) = 0, (18, 21) = 0, (20, 19)=0, (19, 21) = 0, $(20, 21) = 0 \ge \pi$

【0045】要素決定回路29の出力は、

((18, 20) + (18, 19) + (18, 2)1)) '=0

((20, 19) + (20, 21))' = 1(19, 21)' = 1 h 5,

「0111」となる。

【0046】処理単位判定回路36の出力は(((1 8, 19) + (18, 21)) * ((20, 19) +(20, 21)))'=1であるから「1」となり、N 要素の処理単位となる。

【0047】処理状態判定回路37の出力は、処理単位 マスク回路30の4ビットの出力の「1」の数-1で生 30 判定回路36が「1」で処理状態レジスタ38が初期値 の「00」であるから図4の真理値表から「10」とな り、処理状態は前半N個となる。

> 【0048】制御回路46は、処理状態判定回路37の 出力が「10」であるから、バッファ10および12の 読み出しアドレスの更新信号を出力し、セレクタ14お よび16がアドレス情報レジスタ19および21を選択 する信号を出力し、セレクタ15および17がバッファ 10および12を選択する信号を出力する(図6参 照)。

【0049】要素マスク回路30の出力は、処理単位判 定回路36の出力が「1」であるから要素決定回路29 の出力の「0111」の下位2ビットに処理単位判定回 路36の出力の反転をANDするので、「0100」と なる。

【0050】2 N要素処理時間生成回路41は要素マス ク回路30の出力4ピットの「1」の数-1であるから 「0」となる。

【0051】N要素処理時間生成回路43は要素マスク 回路30の出力4ビット中の上位2ビットの「1」の数

【0052】以上から、クロックサイクルt(n+2) で実行要素レジスタ31に「0100」がセットされ、 処理状態レジスタ38に「10」がセットされ、2N要 素処理時間レジスタ42に「0」がセットされ、N要素 処理時間レジスタ44に「0」がセットされる。またク ロックサイクル t (n+2) でアドレス持ち回りレジス タ22~25にアドレス情報レジスタ18~21の値が セットされる。

【0053】クロックサイクル t (n+2) のとき実行 要素レジスタ31は「0100」で実行済要素レジスタ 10 照)。 はリセットされており「0000」であるから、実行済 要素レジスタの反転と実行要素レジスタ31のANDを 取ると未処理要素判定回路32は「0100」となる。 したがって、イネーブル生成回路33は、未処理要素判 定回路32が「0100」であるから図5の真理値表か ら「0100」となる。

【0054】イネープル入れ替え回路34は、処理状態 レジスタ38が「10」の前半N個を示しているからイ ネーブル生成回路33の「0100」を入れ替えずに 「0100」となる。

【0055】処理終了判定回路45は、処理状態レジス タ38が「10」の前半N個を示しているので、N要素 処理時間レジスタ44を有効とし、N要素処理時間レジ スタ44は「0」であるから、この前半N個の要素の処 理は終了となり「1」を出力する。

【0056】次に、クロックサイクルt(n+1)で、 バッファ10および12から2回目のアドレスベクトル 要素を読み出し、クロックサイクル t (n+2) でアド レス情報レジスタ19および21にセットする。さら に、クロックサイクル t(n+2) でアドレス情報レジ 30 スタ18および20にはクロックサイクルt(n+1) のときのアドレス情報レジスタ19および21をセット する。

【0057】クロックサイクルt(n+2)のとき、ア ドレス情報レジスタ18~21のアドレスベクトル要素 はそれぞれa, a, c, dであるから、一致判定回路2 8の出力は(18,19)=1、(18,20)=0、 (18, 21) = 0, (20, 19) = 0, (19, 2)1) = 0、(20, 21) = 0となる。

【0058】要素決定回路29の出力は、

((18, 20) + (18, 19) + (18, 2)1)) ' = 0,

((20, 19) + (20, 21))' = 1(19、21) '=1から、

「0111」となる。

【0059】処理単位判定回路36の出力は

(((18, 19) + (18, 21)) * ((20, 1))9) + (20, 21)))' = 1

であるから「1」となり、N要素の処理単位となる。

判定回路36が「1」で、処理状態レジスタ38が「1 0」であるから図4の真理値表から「01」となり、処 理状態は後半N個となる。

【0061】制御回路46は、処理状態判定回路37の 出力が「01」であるから、バッファ11および13の 読み出しアドレスの更新信号を出力し、セレクタ14お よび16がアドレス情報レジスタ19および21を選択 する信号を出力し、セレクタ15および17がパッファ 11および13を選択する信号を出力する(図6参

【0062】要素マスク回路30の出力は、処理単位判 定回路36の出力が「1」であるから要素決定回路29 の出力の「0111」の下位2ビットに処理単位判定回 路36の出力の反転をANDするので、「0100」と

【0063】2N要素処理時間生成回路41は要素マス ク回路30の出力4ビットの「1」の数-1であるから 「0」となる。

【0064】N要素処理時間生成回路43は要素マスク 20 回路30の出力4ビット中の上位2ビットの「1」の数 -1であるから「0」となる。

【0065】以上から、クロックサイクル t (n+3) で実行要素レジスタ31に「0100」がセットされ、 処理状態レジスタ38に「01」がセットされ、2N要 素処理時間レジスタ42に「0」がセットされ、N要素 処理時間レジスタ44に「0」がセットされる。また、 クロックサイクル t (n+3) でアドレス持ち回りレジ スタ22~25にアドレス情報レジスタ18~21の値 がセットされる。

【0066】クロックサイクル t (n+3) のとき実行 要素レジスタ31は「0100」で実行済要素レジスタ はリセットされており「0000」であるから、実行済 要素レジスタの反転と実行要素レジスタ31のANDを とると未処理要素判定回路32は「0100」となる。 したがって、イネーブル生成回路33は、未処理要素判 定回路32が「0100」であるから図5の真理値表か ら「0100」となる。

【0067】イネーブル入れ替え回路34は、処理状態 レジスタ38が「01」の後半N個を示しているからイ 40 ネーブル生成回路33の「0100」の上位2ピットと 下位2ピットを入れ替えて「0001」となる。

【0068】処理終了判定回路45は、処理状態レジス タ38が「01」の後半N個を示しているので、N要素 処理時間レジスタ44を有効とし、N要素処理時間レジ スタ44は「0」であるから、この後半N個の要素の処 理は終了となり「1」を出力する。

【0069】次に、クロックサイクルt(n+2)で、 バッファ11および13から2回目のアドレスベクトル 要素を読み出し、クロックサイクルt(n+3)でアド 【0060】処理状態判定回路37の出力は、処理単位 50 レス情報レジスタ19および21にセットする。さら

に、クロックサイクル t (n+3) でアドレス情報レジスタ18および20にはクロックサイクル t (n+2) のときのアドレス情報レジスタ19および21をセットする。

【0070】 クロックサイクル t(n+3) のとき、アドレス情報レジスタ $18 \sim 21$ のアドレスベクトル要素はそれぞれ a, a, d, e であるから、一致判定回路 28 の出力は (18,19)=1、 (18,20)=0、 (18,21)=0、 (20,19)=0、 (19,21)=0、 (20,21)=0 となる。

【0071】要素決定回路29の出力は、((18、20)+(18、19)+(18、21))'=0((20、19)+(20、21))'=1(19、21)'=1から、「0111」となる。

【0072】処理単位判定回路36の出力は

(((18, 19) + (18, 21)) * ((20, 1 9) + (20, 21)))'=1

であるから「1」となり、N要素の処理単位となる。

【0073】処理状態判定回路37の出力は、処理単位 判定回路36が「1」で、処理状態レジスタ38が「0 1」であるから図4の真理値表から「10」となり、処 理状態は前半N個となる。

【0074】制御回路46は、処理状態判定回路37の出力が「10」であるから、バッファ10および12の読み出しアドレスの更新信号を出力し、セレクタ14および16がアドレス情報レジスタ19および21を選択する信号を出力し、セレクタ15および17がバッファ10および12を選択する信号を出力する(図6参照)

【0075】要素マスク回路30の出力は、処理単位判定回路36の出力が「1」であるから要素決定回路29の出力の「0111」の下位2ピットに処理単位判定回路36の出力の反転をANDするので、「0100」となる。

【0076】2N要素処理時間生成回路41は要素マスク回路30の出力4ビットの「1」の数-1であるから「0」となる。

【0077】N要素処理時間生成回路43は要素マスク回路30の出力4ピット中の上位2ピットの「1」の数-1であるから「0」となる。

【0078】以上から、クロックサイクル t (n+4) で実行要素レジスタ31に「0100」がセットされ、処理状態レジスタ38に「10」がセットされ、2N要素処理時間レジスタ42に「0」がセットされ、N要素処理時間レジスタ44に「0」がセットされる。また、クロックサイクル t (n+4) でアドレス持ち回りレジスタ22~25にアドレス情報レジスタ18~21の値がセットされる。

【0079】クロックサイクル t (n+4) のとき実行 14~17 要素レジスタ31は「0100」で実行済要素レジスタ 50 18~21

はリセットされており「0000」であるから、実行済要素レジスタの反転と実行要素レジスタ31000 NDをとると未処理要素判定回路32は「0100」となる。したがって、イネーブル生成回路33は、未処理要素判定回路32が「0100」であるから図50真理値表から「0100」となる。

14

【0080】イネーブル入れ替え回路34は、処理状態レジスタ38が「10」の前半N個を示しているからイネーブル生成回路33の「0100」を入れ替えずに「0100」となる。

【0081】処理終了判定回路45は、処理状態レジスタ38が「10」の前半N個を示しているので、N要素処理時間レジスタ44を有効とし、N要素処理時間レジスタ44は「0」であるから、この前半N個の要素の処理は終了となり「1」を出力する。

【0082】なお、他のケースの場合にも上記と同様に してリストベクトルのストア命令による主記憶アクセス を制御することができる。

[0083]

【発明の効果】以上、詳細に説明したように、本発明によれば、リストベクトルのストア命令において、先行して処理される2N個の要素の後半N個と後続して処理される2N個の要素の前半N個のアドレスベクトル要素に一致するものが複数個あるとき、アドレス要素番号の一番大きいものだけに主記憶へのデータ書き込みを行わせているので、主記憶へのアクセス回数を減らして性能を向上させることができる。

【0084】また、連続する前半N個,後半N個,前半N個,後半N個…においてアドレスベクトル要素に一致 するものがあるとき、アドレス要素番号の一番大きいものだけに主記憶へのデータ書き込みを行わせているので、主記憶へのアクセス回数を減らして性能を向上させることができる。

【図面の簡単な説明】

【図1】本発明が適用される情報処理システムを示すブロック図。

【図2】本発明の実施の一形態を示すプロック図。

【図3】本発明の実施の一形態を示すブロック図(つづき)。

40 【図4】処理状態判定回路の真理値を示す説明図。

【図5】イネーブル生成回路の真理値を示す説明図。

【図6】制御回路の出力条件を示す説明図。

【符号の説明】

1~4 ベクトル処理装置

5 リストベクトル処理装置

6 主記憶制御装置

7 主記憶装置

10~13 パッファ

14~17 セレクタ


) 18~21 アドレス情報レジスタ

2 2 ~ 2	5 アドレス持ち回りレジスタ		3 7	処理状態判定回路
2 7	主記憶アクセスアドレスレジスタ		3 8	処理状態レジスタ
2 8	一致判定回路		3 9	実行済要素決定回路
2 9	要素決定回路		4 0	実行済要素レジスタ
3 0	要素マスク回路		4 1	2 N要素処理時間生成回路
3 1	実行要素レジスタ		4 2	2 N要素処理時間レジスタ
3 2	未処理要素判定回路		4 3	N要素処理時間生成回路
3 3	イネーブル生成回路		4 4	N要素処理時間レジスタ
3 4	イネーブル入れ替え回路		4 5	処理終了判定回路
3 5	イネーブル出カレジスタ	10	4 6	制御回路

処理単位判定回路

36





【図4】

処理単位 判定回路 (36)	処理状態 レジスタ (38)	処理状態 判定回路 (37)
0	00	00
1	00	10
0	10	11
1	10	01
0	01	00
1	01	10
0	11	11
1	11	01

(注1) 処理単位判定回路のステータス 0 :2N個の要素 1 :N個の要素

(注2)処理状態レジスタ、処理状態判定回路のステータ

00 :前後半2N個の要素を処理 10 :前半N個の要素を処理 01 :後半N個の要素を処理 11 :後前半2N個の要素を処理

【図5】


イネーブル生成 回路33の入力	イネーブル生成 回路33の出力		
1XXX	1000		
01XX	0100		
001X	0010		
0001	0001		

(注)XはUnknown示す。

【図6】

処理状態 判定回路 37の出力	パッファ10, 12のアドレス	バッファ11, 13のアドレス	セレクタ 14, 16の選択	セレクタ 15, 17の選択
10	更新	ホールド	アドレス情報 レジスタ19,21	パッファ 10, 12
01	ホールド	更新	アトレス情報 レジスタ19,21	バッファ 11, 13
00	更新	更新	パッファ 10, 12	パッファ 11, 13
11	更新	更新	パッファ 11, 13	パッファ 10, 12





【図3】

